Logischer Entwurf
Aus Studienführer
Allgemeines
| Veranstaltung: | Logischer Entwurf | Angebotsturnus: | jedes WS |
|---|---|---|---|
| SWS: | V3 Ü1 | Sprache: | deutsch |
| Prüfung/Dauer: | schriftlich (90 min) | Creditpoints (CP): | 5 |
| Vorgesehenes Semester: | B1 | Homepage: | http://www.rs.e-technik.tu-darmstadt.de/Lehre.5.0.html |
| Vorlesungsverzeichnis: | Suche (Angebotsturnus beachten) | Prüfungscode: | 118077 |
| Begleitende Unterlagen: | Foliensammlung zum Download | ||
| Übungsklausuren: | ETV (Jahre) | ||
| Dozent: | Hans Eveking | |
|---|---|---|
| Gebäude/Raum: | S3/06 - 330 | |
| e-Mail: | ||
| Betreuender Assistent: | Martin Oberkönig (WS08/09) | |
| Gebäude/Raum: | S3/06 - 331 | |
| e-Mail: | ||
| Zweiter betreuender Assistent: | Martin Schweikert (WS08/09) | |
| Gebäude/Raum: | S3/06 - 327 | |
| e-Mail: | ||
Voraussetzungen und Studienleistungen
keine
Vorlesungsinhalte und Lernziele
Studierende können nach Besuch der Lehrveranstaltung:
- die Funktion und Wirkungsweise digitaler Schaltungen verstehen und analysieren,
- boolesche Funktionen mit Hilfe von Veitch-Diagrammen zweistufig kostenoptimal synthetisieren,
- boolesche Funktionen durch Entscheidungsdiagramme darstellen,
- Zustandsdiagramme durch synchrone Schaltwerke realisieren,
- Gatternetze an gegebene Technologien anpassen,
- verbale Aufgabenspezifikationen in Zustandsdiagramme umsetzen,
- die zeitlichen Parameter eines synchronen Schaltwerks auf Konsistenz (Taktversatz, maximale Taktfrequenz) prüfen.
Themen: Boolesche Algebra, Gatter, Logiksynthese, Flipflops, Sequentielle Schaltungen, Zustandsdiagramme und -tabellen, Technologie-Abbildung, Programmierbare Logikbausteine
Lehrmaterial
- R.H. Katz: Contemporary Logic Design
Studiengänge
BSc ETiT, BSc MEC, BSc WiET